Name of the part
lsm100A
bonjour, j’ai une erreur : "le composant est en chevauchement ( calque face supérieur )
https://www.varrel.fr/download/lsm100a.fzz
merci pour votre aide
This is an easy one. Your DRC rules are too tight for the small pitch package IC. Here is the fix
first the problem DRC is reporting errors. The red lines on the bottom of the pins of the IC is the overlap it is reporting.
to fix that choose Autorouter/DRC settings
This 0.254mm (0.01in) value is too large for this IC’s pitch. So I reduced it by 0.1mm until the error went away at 0.2mm
with that set DRC passes.
Peter
via google translate:
C’est facile. Vos règles DRC sont trop strictes pour le petit boîtier IC à pas. Voici la solution
Tout d’abord, le problème DRC signale des erreurs. Les lignes rouges au bas des broches du circuit intégré correspondent au chevauchement signalé.
Pour résoudre ce problème, choisissez les paramètres Autorouter/DRC
Cette valeur de 0,254 mm (0,01 po) est trop grande pour le pas de ce circuit intégré. J’ai donc réduit la taille de 0,1 mm jusqu’à ce que l’erreur disparaisse à 0,2 mm
avec cet ensemble de passes DRC.
Peter
Merci !
L’écartement entre les pastilles est de 0.4mm et la règle était de 0.254mm. je ne comprenais pas pourquoi il y avait une erreur. Faut-il diviser par 2 ?
Merci !
At a quick look your part looks fine. This is the pcb svg file.
The pad looks correct (0.6mm wide 1.4mm wide) and the pitch looks correct (1.0mm)
here pin2 is 2.7mm when pin 1 is 1.7mm
The DRC error is spacing between traces in pcb (nothing directly to do with the part.) The default rules are for standard ICs, with one with a 1mm pitch the default rules are too large so they need to be reduced somewhat to allow for the 1mm pitch. You don’t want to go down too far, so I reduced it in 0.1mm increments until DRC passed. The error message is trying to tell you that the traces are too close to each othere according to the standard DRC rules so the change I made makes them a little lower so it won’t complain about 1mm pitch traces. The eye test says the board should work fine with those DRC rules (the real test will be the board house, but I expect they won’t have an issue either.) Print the pcb footprint out at 1:1 scale and compare it to the real part to make sure the pads align before ordering boards is your best bet.
Peter
via google translate
dvarrel
1h
A première vue, votre pièce semble correcte. Voici le fichier svg du PCB.
Le pad semble correct (0,6 mm de large sur 1,4 mm de large) et le pas semble correct (1,0 mm)
ici la broche 2 mesure 2,7 mm alors que la broche 1 mesure 1,7 mm
L’erreur DRC est l’espacement entre les traces dans le PCB (rien à voir directement avec la pièce). Les règles par défaut sont pour les circuits intégrés standard, avec un avec un pas de 1 mm, les règles par défaut sont trop grandes, elles doivent donc être quelque peu réduites pour permettre le pas de 1 mm. Vous ne voulez pas descendre trop loin, alors je l’ai réduit par incréments de 0,1 mm jusqu’à ce que le DRC soit réussi. Le message d’erreur essaie de vous dire que les traces sont trop proches les unes des autres selon les règles DRC standard, donc le changement que j’ai fait les rend un peu plus basses pour qu’elles ne se plaignent pas des traces de pas de 1 mm. Le test visuel indique que la carte devrait bien fonctionner avec ces règles DRC (le vrai test sera le boîtier de la carte, mais je m’attends à ce qu’ils n’aient pas de problème non plus). Imprimez l’empreinte du PCB à l’échelle 1:1 et comparez-la à la pièce réelle pour vous assurer que les pastilles s’alignent avant de commander des cartes est votre meilleur choix.